Todas las etiquetas
Etiqueta del catálogo

#systemverilog

Todos los repositorios del registro público que llevan esta etiqueta, procedente de sus topics de GitHub o de las palabras clave que publican sus registros de paquetes. La salud se mide con la misma metodología versionada que el resto del registro.

6 registros
Con la etiqueta «systemverilog»Ordenado por índice de salud
PyPI
92Excelenteíndice de salud
MikePopoloski/slang
SystemVerilog compiler and language services
C++★ 114117 sept 2026
MIT17 sept 2026 · métricas 2.10.0
crates.io
89Excelenteíndice de salud
veryl-lang/veryl
Veryl: A Modern Hardware Description Language
Rust★ 1046↓ 25.3K/mes18 oct 2026
Apache-2.018 oct 2026 · métricas 2.10.0
PyPI · npm
77Buenoíndice de salud
rtl-buddy/rtl_buddy
RTL Buddy is a Python CLI for Verilog and SystemVerilog regression testing, Verilator and VCS simulation workflows, coverage, and YAML-based RTL verification automation.
Python★ 3↓ 3699/mes18 sept 2026
BSD-3-Clause18 sept 2026 · métricas 2.10.0
PyPI · npm · crates.io +1
60Moderadoíndice de salud
gmlarumbe/tree-sitter-systemverilog
SystemVerilog tree-sitter grammar
JavaScript★ 58↓ 73.2K/mes10 sept 2026
MIT10 sept 2026 · métricas 2.10.0
—
24En riesgoíndice de salud
davemuscle/sigma_delta_converters
Implementation and test of reusable sigma-delta A/D converters written in SystemVerilog on a MAX10 FPGA with minimal external components
SystemVerilog · Verilog · Python★ 8716 sept 2026
Sin licencia16 sept 2026 · métricas 2.10.0